本文主要是介绍系统架构师考点--计算机硬件，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
大家好。今天我总结一下计算机硬件的一些考点。
一、中央处理单元（CPU）
我们知道，计算机的基本硬件系统由运算器、控制器、存储器、输入设备和输出设备5大部件组成。其中运算器、控制器等部件被集成在一起统称为中央处理单元(Central ProcessingUnit，CPU)。CPU是硬件系统的核心，用于数据的加工处理，能完成各种算术逻辑运算及控制功能。
1. CPU的功能
程序控制： CPU通过执行指令来控制程序的执行顺序，这是CPU的重要功能。
操作控制： 一条指令功能的实现需要若干操作信号配合来完成，CPU产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令的功能要求进行操作。
时间控制： CPU 对各种操作进行时间上的控制，即指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制。
数据处理： CPU通过对数据进行算术运算及逻辑运算等方式进行加工处理数据加工处理的结果被人们所利用。所以，对数据的加工处理也是CPU最根本的任务。
此外，CPU还需要对系统内部和外部的中断(异常)做出响应，进行相应的处理。
2. CPU的组成
CPU主要由运算器、控制器、寄存器组和内部总线等部件组成：
运算器： 由算术逻辑单元ALU(实现对数据的算术和逻辑运算)、累加寄存器AC(运算结果或源操作数的存放区)、数据缓冲寄存器DR(暂时存放内存的指令或数据)、和状态条件寄存器PSW(保存指令运行结果的条件码内容，如溢出标志等)组成。执行所有的算术运算，如加减乘除等；执行所有的逻辑运算并进行逻辑测试，如与、或、非、比较等。
控制器： 由指令寄存器IR(暂存CPU执行指令)、程序计数器PC(存放指令执行地址)、地址寄存器AR(保存当前CPU所访问的内存地址)、指令译码器ID(分析指令操作码)等组成。控制整个CPU的工作，最为重要。
例题：
答案：B 、C
二、校验码
码距： 就单个编码A: 00而言，其码距为1，因为其只需要改变一位就变成另一个编码。在两个编码中，从A码到B码转换所需要改变的位数称为码距，如A：00要转换为B：11，码距为2。一般来说，码距越大，越利于纠错和检错。
奇偶校验码： 在编码中增加1位校验位来使编码中1的个数为奇数(奇校验或者偶数(偶校验)，从而使码距变为2。例如:
奇校验：编码中，含有奇数个1，发送给接收方，接收方收到后，会计算收到的编码有多少个1，如果是奇数个，则无误，是偶数个，则有误。
偶校验：同理，只是编码中有偶数个1，由上述，奇偶校验只能检1位错，并且无法纠错。
CRC（循环冗余校验码）： 只能检错，不能纠错。使用CRC编码，需要先约定一个生成多项式G(x)。生成多项式的最高位和最低位必须是1。假设原始信息有m位，则对应多项式M(x)。生成校验码思想就是在原始信息位后追加若干校验位，使得追加的信息能被G(x)整除。接收方接收到带校验位的信息，然后用G(x)整除。余数为0，则没有错误；反之则发生错误。
例：假设原始信息串为10110，CRC的生成多项式为G(x)=x^4+x+1，求CRC校验码。
第一步： 在原始信息位后面添0，假设生成多项式的阶为r，则在原始信息位后添加(1)个0，本题中，G(x)阶为4，则在原始信息串后加4个0，得到的新串为101100000，作为被除数。
第二步： 由多项式得到除数，多项中x的幂指数存在的位置1，不存在的位置0。本题中，x的幂指数为0,1,4的变量都存在，而幂指数为2，3的不存在，因此得到串10011。
第三步： 生成CRC校验码，将前两步得出的被除数和除数进行模2除法运算(即不进位也不借位的除法运算，相同为0，不同为1)。除法过程如下图所示，得到余数1111。
注意：余数不足r，则余数左边用若干个0补齐。如求得余数为11，r=4，则补两个0得到0011。
第四步： 生成最终发送信息串，将余数添加到原始信息后。上例中，原始信息为10110，添加余数1111后，结果为101101111。发送方将此数据发送给接收方。
第五步： 接收方进行校验。接收方的CRC校验过程与生成过程类似，接收方接收了带校验和的帧后，用多项式G(x)来除。余数为0，则表示信息无错；否则要求发送方进行重传。
注意：收发信息双方需使用相同的生成多项式。
例题：
答案：A
三、指令系统
1. 计算机指令的组成
一条指令由操作码和操作数两部分组成，操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址。在计算机中，操作要求和操作数地址都由二进制数码表示，分别称作操作码和地址码，整条指令以二进制编码的形式存放在存储器中。
2. 指令寻址方式
1. 顺序寻址方式： 当执行一段程序时，是一条指令接着一条指令的顺序执行。
2. 跳跃寻址方式： 指下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。程序跳跃后，按新的指令地址开始顺序执行。因此，程序计数器的内容也必须相应改变，以便及时跟踪新的指令地址。
3. 指令操作数的寻址方式
1. 立即寻址方式： 指令的地址码字段指出的不是地址，而是操作数本身。
2. 直接寻址方式： 在指令的地址字段中直接指出操作数在主存中的地址。
3. 间接寻址方式： 指令地址码字段所指向的存储单元中存储的是操作数的地址。
4. 寄存器寻址方式： 指令中的地址码是寄存器的编号。
5. 基址寻址方式： 将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址，其优点是可以扩大寻址能力。（了解）
6. 变址寻址方式： 变址寻址方式计算有效地址的方法与基址寻址方式很相似，它是将变址寄存器的内容加上指令中的形式地址而形成操作数的有效地址。（了解）
4. 指令系统分类
CISC（复杂指令系统）： 兼容性强，指令繁多、长度可变，由微程序实现。
RISC（精简指令系统）： 指令少，使用频率接近，主要依靠硬件实现(通用寄存器硬布线逻辑控制)。具体区别如下：
5. 指令系统流水线
指令流水线原理： 将指令分成不同段，每段由不同的部分去处理，因此可以产生叠加的效果，所有的部件去处理指令的不同段。
RISC中的流水线技术：
(1)超流水线(Super Pipe Line)技术：它通过细化流水、增加级数和提高主频，使得在每个机器周期内能完成一个甚至两个浮点操作。其实质是以时间换取空间。
(2)超标量(Superscalar)技术：它通过内装多条流水线来同时执行多个处理，其时钟频率虽然与一般流水接近，却有更小的CPI。其实质是以空间换取时间。
(3)超长指令字(Very LongInstruction word，VLlw)技术：VLIW 和超标量都是20 世纪80年代出现的概念，其共同点是要同时执行多条指令，其不同在于超标量依靠硬件来实现并行处理的调度，VLIW 则充分发挥软件的作用，而使硬件简化性能提高。
流水线时间计算（重点，记公式）：
流水线周期：指令分成不同执行段，其中执行时间最长的段为流水线周期。
流水线执行时间：1条指令总执行时间+(总指令条数-1)*流水线周期。
流水线吞吐率计算：吞吐率即单位时间内执行的指令条数。公式：指令条数/流水线执行时间。
流水线的加速比计算：加速比即使用流水线后的效率提升度，即比不使用流水线快了多少倍，越高表明流水线效率越高，公式：不使用流水线执行时间/使用流水线执行时间。
例题：
答案：A、D
答案：B、D、C
四、存储系统
计算机采用分级存储体系的主要目的是为了解决存储容量、成本和速度之间的矛盾问题。
两级存储： cache-主存、主存-辅存(虚拟存储体系)
局部性原理： 总的来说，在CPU运行时，所访问的数据会趋向于一个较小的局部空间地址内，包括下面两个方面:
（1）时间局部性原理：如果一个数据项正在被访问，那么在近期它很可能会被再次访问，即在相邻的时间里会访问同一个数据项。
（2）空间局部性原理：在最近的将来会用到的数据的地址和现在正在访问的数据地址很可能是相近的，即相邻的空间地址会被连续访问。
高速缓存Cache： 用来存储当前最活跃的程序和数据，直接与CPU交互，位于CPU和主存之间，容量小，速度为内存的5-10倍，由半导体材料构成。其内容是主存内存的副本拷贝，对于程序员来说是透明的。
Cache由控制部分和存储器组成，存储器存储数据，控制部分判断CPU要访问的数据是否在Cache中，在则命中，不在则依据一定的算法从主存中替换。
1. 地址映射
在CPU工作时，送出的是主存单元的地址，而应从cache存储器中读/写信息。这就需要将主存地址转换为Cache存储器地址，这种地址的转换称为地址映像，由硬件自动完成映射，分为下列三种方法:
（1）直接映像： 将cache存储器等分成块，主存也等分成块并编号。主存中的块与Cache中的块的对应关系是固定的，也即二者块号相同才能命中。地址变换简单但不灵活，容易造成资源浪费。
（2）全相联映像： 同样都等分成块并编号。主存中任意一块都与Cache中任意一块对应。因此可以随意调入Cacne任意位置，但地址变换复杂，速度较慢。因为主存可以随意调入Cache任意块，只有当Cache满了才会发生块冲突，是最不容易发生块冲突的映像方式。
（3）组组相连映像： 前面两种方式的结合，分块再分组，主存也同样先分块再分组，组间采用直接映像，即主存中组号与Cache中组号相同的组才能命中，但是组内全相联映像，也即组号相同的两个组内的所有块可以任意调换。
2. 替换算法
目标就是使Cache 获得尽可能高的命中率。常用算法有如下几种。
随机替换算法： 就是用随机数发生器产生一个要替换的块号，将该块替换出去。
先进先出算法： 就是将最先进入cache 的信息块替换出去。
近期最少使用算法： 这种方法是将近期最少使用的Cache 中的信息块替换
优化替换算法： 这种方法必须先执行一次程序，统计Cache的替换情况有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。
3. 命中率及平均时间
Cache有一个命中率的概念，即当CPU所访问的数据在cache中时，命中，直接从Cache中读取数据，设读取一次Cache时间为1ns，若CPU访问的数据不在cache中则需要从内存中读取，设读取一次内存的时间为1000ns，若在CPU多次读取数据过程中，有90%命中Cache，则CPU读取一次的平均时间为(90%*1+10%*1000)ns。
例题：
答案：B、D
4. 磁盘结构和参数
磁盘有正反两个盘面，每个盘面有多个同心圆，每个同心圆是一个磁道，每个同心圆又被划分为多个扇区，数据就被存放在一个个扇区中。
磁头首先要寻找到对应的磁道，然后等待磁盘进行周期旋转，旋转到指定的扇区，才能读取到对应的数据，因此，会产生寻道时间和等待时间。公式为：存取时间=寻道时间+等待时间(平均定位时间+转动延迟)
注意：寻道时间是指磁头移动到磁道所需的时间;等待时间为等待读写的扇区转到磁头下方所用的时间。
5. 磁盘调度算法
磁盘调度算法主要有下面几种：
先来先服务FCFS： 根据进程请求访问磁盘的先后顺序进行调度。
最短寻道时间优先SSTF： 请求访问的磁道与当前磁道最近的进程优先调度，使得每次的寻道时间最短，会产生“饥饿”现象，即远处进程可能永远无法访问。
扫描算法SCAN： 又称“电梯算法”，磁头在磁盘上双向移动，其会选择离磁头当前所在磁道最近的请求访问的磁道，并且与磁头移动方向一致，磁头永远都是从里向外或者从外向里一直移动完才掉头，与电梯类似。
单向扫描调度算法CSCAN： 与SCAN不同的是，其只做单向移动，即只能从里外或者从外向里。
例题：
答案：C、B
答案：D
五、输入输出技术
1. 编址方法
计算机系统中存在多种内存与接口地址的编址方法，常见的是下面两种：
内存与接口地址独立编址方法： 内存地址和接口地址是完全独立的两个地址空间。访问数据时所使用的指令也完全不同，用于接口的指令只用于接口的读/写，其余的指令全都是用于内存的因此，在编程序或读程序时很易使用和辨认。这种编址方法的缺点是用于接口的指令太少、功能太弱。
内存与接口地址统一编址方法： 内存地址和接口地址统一在一个公共的地址空间里，即内存单元和接口共用地址空间。优点是原则上用于内存的指令全都可以用于接口，这就大大地增强了对接口的操作功能，而且在指令上也不再区分内存或接口指令。该编址方法的缺点就在于整个地址空间被分成两部分，其中一部分分配给接口使用，剩余的为内存所用，这经常会导致内存地址不连续。
2. 计算机和外设间的数据交互方式（常考）
程序控制(查询)方式：CPU主动查询外设是否完成数据传输，效率极低。
程序中断方式：外设完成数据传输后，向CPU发送中断，等待CPU处理数据效率相对较高。中断响应时间指的是从发出中断请求到开始进入中断处理程序中断处理时间指的是从中断处理开始到中断处理结束。中断向量提供中断服务程序的入口地址。多级中断嵌套，使用堆栈来保护断点和现场。
DMA方式(直接主存存取)：CPU只需完成必要的初始化等操作，数据传输的整个过程都由DMA控制器来完成，在主存和外设之间建立直接的数据通路效率很高。
注意：在一个总线周期结束后，CPU会响应DMA请求开始读取数据，CPU响应程序中断方式请求是在一条指令执行结束时。
例题：
答案：D
六、总线结构
总线(Bus)，是指计算机设备和设备之间传输信息的公共数据通道。总线是连接计算机硬件系统内多种设备的通信线路，它的一个重要特征是由总线上的所有设备共享，因此可以将计算机系统内的多种设备连接到总线上。
从广义上讲，任何连接两个以上电子元器件的导线都可以称为总线，通常分为以下三类:
内部总线：内部芯片级别的总线，芯片与处理器之间通信的总线。
系统总线：是板级总线，用于计算机内各部分之间的连接，具体分为数据总线(并行数据传输位数)、地址总线(系统可管理的内存空间的大小)、控制总线(传送控制命令)。代表的有ISA总线、EISA总线、PCI总线。
外部总线：设备一级的总线，微机和外部设备的总线。代表的有RS232(串行总线)、SCSI(并行总线)、USB(通用串行总线，即插即用，支持热插拔)。
例题：
答案：C
好了，到这里计算机硬件知识考点就总结完了，心若向阳，安暖如常，加油！
最后依旧是请希望大家能给作者点个关注，谢谢大家！各位老板有钱的捧个人场，没钱的也捧个人场，谢谢各位老板！
这篇关于系统架构师考点--计算机硬件的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
