A20 Gate

2024-06-09 03:58
文章标签 gate a20

本文主要是介绍A20 Gate,希望对大家解决编程问题提供一定的参考价值,需要的开发者们随着小编来一起学习吧!

很多稀奇古怪的东西都是由于系统升级时,为了保持向下兼容而产生的,A20 Gate就是其中之一。

在8086/8088中,只有20根地址总线,所以可以访问的地址是2^20=1M,但由于8086/8088是16位地址模式,能够表示的地址范围是0-64K,所以为了在8086/8088下能够访问1M内存,Intel采取了分段的模式:16位段基地址:16位偏移。其绝对地址计算方法为:16位基地址左移4位+16位偏移=20位地址。


但这种方式引起了新的问题,通过上述分段模式,能够表示的最大内存为:FFFFh:FFFFh=FFFF0h+FFFFh=10FFEFh=1M+64K-16Bytes(1M多余出来的部分被称做高端内存区HMA)。但8086/8088只有20位地址线,如果访问100000h~10FFEFh之间的内存,则必须有第21根地址线。所以当程序员给出超过1M(100000H-10FFEFH)的地址时,系统并不认为其访问越界而产生异常,而是自动从重新0开始计算,也就是说系统计算实际地址的时候是按照对1M求模的方式进行的,这种技术被称为wrap-around。


到了80286,系统的地址总线发展为24根,这样能够访问的内存可以达到2^24=16M。Intel在设计80286时提出的目标是,在实模式下,系统所表现的行为应该和8086/8088所表现的完全一样,也就是说,在实模式下,80286以及后续系列,应该和8086/8088完全兼容。但最终,80286芯片却存在一个BUG:如果程序员访问100000H-10FFEFH之间的内存,系统将实际访问这块内存,而不是象过去一样重新从0开始。

 A20 <wbr>Gate <wbr>的历史原因(转贴)


为了解决上述问题,IBM使用键盘控制器上剩余的一些输出线来管理第21根地址线(从0开始数是第20根),被称为A20 Gate:如果A20 Gate被打开,则当程序员给出100000H-10FFEFH之间的地址的时候,系统将真正访问这块内存区域;如果A20 Gate被禁止,则当程序员给出100000H-10FFEFH之间的地址的时候,系统仍然使用8086/8088的方式。绝大多数IBM PC兼容机默认的A20 Gate是被禁止的。由于在当时没有更好的方法来解决这个问题,所以IBM使用了键盘控制器来操作A20 Gate,但这只是一种黑客行为,毕竟A20 Gate和键盘操作没有任何关系。在许多新型PC上存在着一种通过芯片来直接控制A20 Gate的BIOS功能。从性能上,这种方法比通过键盘控制器来控制A20 Gate要稍微高一点。


上面所述的内存访问模式都是实模式,在80286以及更高系列的PC中,即使A20 Gate被打开,在实模式下所能够访问的内存最大也只能为10FFEFH,尽管它们的地址总线所能够访问的能力都大大超过这个限制。为了能够访问10FFEFH以上的内存,则必须进入保护模式。(其实所谓的实模式,就是8086/8088的模式,这种模式存在的唯一理由就是为了让旧的程序能够继续正常的运行在新的PC体系上)

 

1. A20 Gate in Protected Mode

从80286开始,系统出现了一种新的机制,被称为保护模式。到了80386,保护模式得到了进一步的完善和发展,并且对于80386以后的芯片,保护模式的变化就非常小了。


我们在上一节已经谈到,如果要访问更多的内存,则必须进入保护模式,那么,在保护模式下,A20 Gate对于内存访问有什么影响呢?


为了搞清楚这一点,我们先来看一看A20的工作原理。A20,从它的名字就可以看出来,其实它就是对于20-bit(从0开始数)的特殊处理(也就是对第21根地址线的处理)。如果A20 Gate被禁止,对于80286来说,其地址为24bit,其地址表示为EFFFFF;对于80386极其随后的32-bit芯片来说,其地址表示为FFEFFFFF。这种表示的意思是如果A20 Gate被禁止,则其第20-bit在CPU做地址访问的时候是无效的,永远只能被作为0;如果A20 Gate被打开,则其第20-bit是有效的,其值既可以是0,又可以是1。

 A20 <wbr>Gate <wbr>的历史原因(转贴)

所以,在保护模式下,如果A20 Gate被禁止,则可以访问的内存只能是奇数1M段,即1M,3M,5M…,也就是00000-FFFFF, 200000-2FFFFF,300000-3FFFFF…。如果A20 Gate被打开,则可以访问的内存则是连续的。

 A20 <wbr>Gate <wbr>的历史原因(转贴)

2. How to Enable A20 Gate

多数PC都使用键盘控制器(8042芯片)来处理A20 Gate。


从理论上讲,打开A20 Gate的方法是通过设置8042芯片输出端口(64h)的2nd-bit,但事实上,当你向8042芯片输出端口进行写操作的时候,在键盘缓冲区中,或许还有别的数据尚未处理,因此你必须首先处理这些数据。


流程如下:

 1. 禁止中断;

 2. 等待,直到8042 Input buffer为空为止;

 3. 发送禁止键盘操作命令到8042 Input buffer;

 4. 等待,直到8042 Input buffer为空为止;

 5. 发送读取8042 Output Port命令;

 6. 等待,直到8042 Output buffer有数据为止;

 7. 读取8042 Output buffer,并保存得到的字节;

 8. 等待,直到8042 Input buffer为空为止;

 9. 发送Write 8042 Output Port命令到8042 Input buffer;

 10. 等待,直到8042 Input buffer为空为止;

 11. 将从8042 Output Port得到的字节的第2位置1(OR 2),然后写入8042 Input buffer;

 12. 等待,直到8042 Input buffer为空为止;

 13. 发送允许键盘操作命令到8042 Input buffer;

 14. 打开中断。

====================================

还剩下了两段代码,就不贴出来折磨大家了,有兴趣的去上面的网址看一下。不错的网站,内容不算特别丰富,但足够我这种初级水平了,而且版面清新,绝对没有什么探出窗口啊广告阿一类的破烂玩意儿,典型的技术人员作品。

 

 

bootloader的内容,从大学就开始看,短短512个字节的指令,硬是没整撑展过。我又看了一遍,还是没正撑展。有些莫名其妙的东西不知道干什么的,或者说知道干什么但不知道为什么这么干,比如说这个A20的设置,那就是一头雾水。终于从网上找到最根本的原因了,顿时就豁然开朗。读代码这个东西还真有意思,感觉像考古或者是探轶,读懂了它,就读懂了计算机几十年的发展史,好玩

这篇关于A20 Gate的文章就介绍到这儿,希望我们推荐的文章对编程师们有所帮助!



http://www.chinasem.cn/article/1044164

相关文章

A20 操作GPIO口

例如:先在 Sys_config.fex文件中 [1302_para] 1302_used      = 1 1302_clk             = port:PD05<1><default><default><0> 1302_dat             = port:PD06<1><default><default><0> 1302_rs

Verilog-Behavior Level 和 RTL Level 和 GATE Level的区别

硬件设计中对硬件的描述可以具有不同的抽象级别,以Verilog为例: Behavior Level。描述的是硬件的行为,当我们在看到如下关键字时就是行为级别的代码:#,wait,while,force,release等,行为级别的代码通常比较直观,但可能不可综合。RTL Level。RTL即Register Transfer Level寄存器传输级别,使用always和assign语句块组成的代

A20-TVOBX-v2.0.tar.gz 编译问题

\\192.168.1.12\jiang_dou\a20\a20_sb_tf\lichee\brandy\u-boot-2011.09\drivers\power\axp.c 修改按键开机 */ int axp_probe_factory_mode(void) { int buffer_value, status,next_mode; int p

[HDLBits] AND gate

Create a module that implements an AND gate. module top_module( input a, input b, output out );assign out=a&&b;endmodule

Penpad获Gate Labs以及Scroll联创Sandy的投资

近期,Scroll上的LaunchPad &聚合收益平台Penpad迎来了重磅利好,该平台在前不久获得了来自于Gate Las的融资,在此后其又获得了Scroll联合创始人Sandy的融资,这也让Penpad平台成为了近期Scroll生态中最值得关注的项目之一。 事实上,Scroll因其在zk Rollup阵营中扎实的技术方案以及近40亿美元的估值而被行业所高度关注,

使用Gate.io的API来进行提现操作

使用Gate.io的API来进行提现操作。 首先配置了API的授权信息,包括API的主机地址、API密钥和API密钥的密钥。 接下来,创建了一个`gate_api.ApiClient`实例,该实例将使用配置的授权信息进行API调用。 然后,创建了一个`gate_api.WithdrawalApi`实例,用于执行提现操作。 接着,定义了一些必要的提现参数,包括币种`currency`、网络`

(2024,时控交叉注意力(T-GATE),缓存和复用交叉注意力图)交叉注意力使文本到图像扩散模型的推理变得麻烦

Cross-Attention Makes Inference Cumbersome in Text-to-Image Diffusion Models 公和众和号:EDPJ(进 Q 交流群:922230617 或加 VX:CV_EDPJ 进 V 交流群) 目录 0. 摘要 4. 交叉注意力的时间分析 4.1. 交叉注意力图的收敛性 4.2. 交叉注意力在推理中的作用 5.

文本比较pmtest3 4(ldt gate)

文本比较pmtest2 pmtest3 (进阶和ldt) 已生成: 2010-4-7 22:44:31     模式: 全部   左侧文件: C:Documents and Settings66_不思进取桌面下载os6631767673chapter3chapter3dpmtest4.asm   右侧文件: C:Documents and Settings66_不思进取桌面下载

T-GATE 无需要训练加速diffusion模型; PixArt-Alpha LCM再加速使用

参考:https://github.com/HaozheLiu-ST/T-GATE git clone https://github.com/HaozheLiu-ST/T-GATE.git transformers 4.38torch 2.1.2+cu118 代码: inference_step 4-10高点效果会好点,这步数比原来20来

时序分析基本概念介绍clock gate

今天我们要介绍的时序分析概念是clock gate。 clock gate cell是用data signal控制clock信号的cell,它被频繁地用在多周期的时钟path,可以节省功耗。如下图所示: 我们经常说的reg2clockgate path的setup和hold检查,就是指:clock gate上enable信号要比clock信号提前到达一段时间和保持一段时间。 通常,cloc