输出250M时钟给AD9613，过FPGA ILA逻辑分析仪将AD9613采集的两个通道ADC数据250M数据显示出来。其中AD9613输出的是LVDS数据，通过select IO核转为并行数据。 一，搜索IP核：selectIO interface wizad ，并双击配置 配置为input，DDR模式，数据位宽为12bit，IO类型为差分，这里配置的是12对数据差分对。然后配置外部差分